Piirilevyn suunnittelu, asettelu, kaaviot ja vianetsintä: täydellinen opas

PCB Suunnittelu ja asettelu: perusperiaatteet ennen kuin reitität yhden jäljen

Piirilevyn suunnittelu ja asettelu on prosessi, jossa sähkökaavio muunnetaan fyysiseksi levyksi – komponenttien sijoittaminen, kuparijäljen reitittäminen, kerrosten pinoamisen määrittäminen ja valmistustiedostojen valmistelu. Tämän käännöksen laatu määrittää, toimiiko kortti ensimmäisessä koontiversiossa vai viettääkö se viikkoja virheenkorjausjaksoissa. Huonot asettelupäätökset – riittämättömät välykset, väärät jäljitysimpedanssit, hallitsemattomat paluureitit – aiheuttavat vikoja, joita mikään komponenttivalinta ei pysty korjaamaan.

Strukturoitu asettelusarja estää useimmat näistä ongelmista. Vakiotyönkulku on: määritä levyn ääriviivat ja kerrosten pinoaminen → sijoita nopeat ja tehokomponentit ensin → reititä kriittiset verkot (kello, differentiaaliparit, tehotasot) → ohjaa toissijaiset signaalijäljet ​​→ suorita suunnittelusääntötarkistukset (DRC) → luo Gerber- ja poraustiedostoja. Suoraan reitittämiseen siirtyminen ilman sijoituksen viimeistelyä on yleisin yksittäinen uudelleentyöstön syy.

Kerrosten pinoaminen ja impedanssin ohjaus

Kaikille yli 100 MHz:n signaaleja kuljettaville korteille ei voida neuvotella ohjatun impedanssin jäljistä. Tavallinen 4-kerroksinen pino - signaali / maa / teho / signaali - tarjoaa kiinteän vertailutason kaikkien reitityskerrosten alle pitäen jälkiimpedanssin ennustettavissa. Tavoite 50 Ω yksipäisille jäljille ja 100 Ω differentiaali useimmille digitaalisille liitännöille (USB, HDMI, PCIe). FR-4:n 50 Ω:n mikroliuskan jäljen leveys 0,2 mm:n eristeellä on noin 0,38 mm – mutta varmista aina valmistajasi pinotietojen avulla, koska dielektrisen paksuus ja Dk (dielektrisyysvakio) vaihtelevat toimittajien välillä.

Komponenttien sijoitussäännöt

Sijoitus parantaa reitityksen tehokkuutta ja signaalin eheyttä. Tärkeimmät säännöt, jotka vähentävät asettelun iteraatioita:

• Aseta erotuskondensaattorit 0,5 mm:n sisällä IC-virtanastoista , samalla kerroksella, jossa läpivienti kytketään tehotasoon kondensaattorin jälkeen - ei IC-nastan ja kannen välissä.
• Klusterin komponentit toiminnallisen lohkon mukaan: pidä MCU, sen kide ja irrotuskannet yhdessä; erota analogiset ja digitaaliset osat fyysisellä aukolla tai jaetun tason rajalla.
• Suuntaa IC:t niin, että niiden nopeat signaaliportit ovat verkkoja kohti, joihin ne muodostavat yhteyden, minimoiden jäljen pituuden ja välttäen paluuteiden ylittämistä.
• Pidä suurvirran jäljet ​​(moottoriohjaimet, tehomuuntimet) loitolla herkistä analogisista tuloista; kytkentävirtakiskon ylikuuluminen voi vahingoittaa ADC-lukemia jopa 5 mm:n etäisyydellä samalla tasolla.

Piirilevyn suunnitteluohjelmisto: oikean työkalun valinta

Oikea piirilevysuunnitteluohjelmisto riippuu tiimin koosta, levyn monimutkaisuudesta ja budjetista. Kaikilla nykyaikaisilla EDA-työkaluilla on yhteinen työnkulku – kaavamainen sieppaus → verkkoluettelo → piirilevyasettelu → DRC → valmistustulos – mutta ne eroavat huomattavasti reititysominaisuuksista, kirjaston laadusta, yhteistyöominaisuuksista ja simulointiintegraatiosta.

Ammattimaisille laitteistotiimeille, Altium suunnittelija on edelleen alan mittapuu tiheän ja nopeiden levyjen suunnittelussa – sen interaktiivinen reititin, differentiaaliparien hallinta ja natiivi 3D MCAD -integraatio oikeuttavat monimutkaisten projektien kustannukset. KiCad 7 on kaventunut merkittävästi 4–8-kerroksisten levyjen kohdalla ja on nyt avoimen lähdekoodin laitteiston oletusarvo. Pilviyhteistyötä ja suoraa fab-integraatiota priorisoivat tiimit käyttävät yhä useammin EasyEDA-yhteyttä JLCPCB:n kanssa nopeisiin prototyyppisykleihin, jotka kestävät alle 72 tuntia.

Piirilevyn kaavio: Piirikonseptista layout-Ready-verkkoluetteloon

Piirilevyn kaavio on looginen esitys elektronisesta piiristä - se määrittelee jokaisen komponentin, jokaisen sähköliitännän ja jokaisen viitemerkinnän, mutta se ei sisällä fyysistä sijoitustietoa. Kaavakuva on piirisuunnittelijan ja taittosuunnittelijan välinen sopimus: jokainen kaavion verkko tulee olla oikein toteutettu kortilla olevalla kuparilla, ilman tahattomia tai puuttuvia yhteyksiä.

Piirilevyn piirikaavio noudattaa vakiokäytäntöjä, jotka tekevät siitä luettavan eri ryhmien ja ohjelmistoalustojen välillä:

• Tehokiskot ajaa vaakasuunnassa arkin yläosassa; maadoitussymbolit yhdistävät alareunaan. Positiiviset jännitekiskot (VCC, VBUS, VBAT) käyttävät erillisiä verkkomerkintöjä, joita ei koskaan jaeta sattumalta.
• Signaalin virtaus liikkuu vasemmalta oikealle — tulot tulevat vasemmalta, lähdöt poistuvat oikealle. Tämä käytäntö tekee kaaviosta luettavan ilman selitystä.
• Net etiketit vaihda pitkät johtosarjat monisivuisilla kaavioilla. Jokaisen verkkotarran on oltava ainutlaatuinen ja johdonmukainen – sivujen välinen ristiriita luo haamukatkon, jota DRC ei saa kiinni.
• Erottavat kondensaattorit sijoitetaan sen IC:n viereen, jonka ne irrottavat kaaviossa erillisellä tehosymbolilla - tämä auttaa layout-suunnittelijaa ymmärtämään, mikä korkki kuuluu millekin nastalle.
• Viitemerkinnät noudata vakioetuliitteitä: R (vastus), C (kondensaattori), U (IC), J (liitin), L (kela), Q (transistori), D (diodi).

Kaaviotyökalun sähköisten sääntöjen tarkistukset (ERC) havaitsevat useimmat johdotusvirheet ennen kuin suunnittelu saavuttaa asettelun – kytkemättömät nastat, useista lähteistä ohjatut nastat, virtaristiriidat. ERC:n suorittaminen nollaan virheisiin ennen verkkolistan vientiä on pakollista; asettelu ei voi korjata kaaviovirhettä.

PCB Via in Pad: Milloin sitä käytetään ja miten se tehdään oikein

Padissa oleva PCB-läpivienti sijoittaa läpimenevän reiän tai sokean läpiviennin suoraan komponentin SMD-alustaan sen sijaan, että se reitittäisi lyhyen jäljen alustasta läheiseen läpivientiin. Tätä tekniikkaa käytetään ensisijaisesti hienojakoisten BGA:iden (pallogrid array paketit), QFN:ien ja muiden komponenttien kanssa, joissa tyynyjen välinen jako on liian tiukka ohjaamaan pakojäljen tyynyn viereen.

Miksi Via in Pad parantaa nopeaa suorituskykyä

Lyhyen koiran jalan jäljen reitittäminen BGA-tyynystä läpivientiin lisää induktanssia ja voi luoda tynkän, joka heijastaa korkeataajuisia signaaleja. Via in pad poistaa tämän jäljen kokonaan, vähentää loisinduktanssia 30-50 % verrattuna 0,5 mm:n koiran jalkojen pakojälkiin. Yli 8 GT/s toimivissa DDR5-, PCIe Gen 4/5- ja 10GbE-liitännöissä tämä ero on mitattavissa silmäkaavion marginaalilla.

Via in pad mahdollistaa myös tiukemman BGA-pakoreitityksen – 0,65 mm:n jakovälillä BGA:n tyynyn reunojen välissä on vain ~0,25 mm, mikä ei voi majoittaa standardia tyynyn viereen rikkomatta rengasmaista rengasta ja välyssääntöjä. Via in pad on ainoa toteuttamiskelpoinen pakostrategia alle 0,5 mm:n pakkauksille.

Valmistusvaatimukset

Via in pad vaatii erityistä valmistuskäsittelyä, joka lisää kustannuksia. Läpivientiputken pitää olla täytetty johtavalla tai johtamattomalla epoksilla ja päällystetty (pinnoitettu) ennen juotosmaskin käyttöä. Ilman täyttöä juotos imeytyy alas läpivientipiippua uudelleenvirtauksen aikana, nälkiä liitoksen ja aiheuttaa ajoittaista kosketusta tai tyhjennystä kaasuun. Määritä "täyttökorkkilevyn kautta" nimenomaisesti upeissa muistiinpanoissasi – se ei ole oletusprosessi. Odotettavissa on 15–25 %:n valmistuskustannuspalkkio via-in-pad -levyiltä tavallisiin läpivienteihin verrattuna.

• Johtava täyttö on suositeltava teho- ja maaläpivientiaukoille – se parantaa lämpö- ja virransiirtokykyä läpiviennin kautta.
• Ei-johtava täyttö on hyväksyttävä signaaliläpiviennille, ja se on tyypillisesti halvempi.
• Pienin valmis reiän koko tyynyn läpiviennille on tyypillisesti 0,1 mm (laserporatut mikroläpiviennit) - 0,2 mm (mekaaninen pora) levyn paksuuden ja kuvasuhteen rajoituksista riippuen.

PCB Thermal Hotspot -kartta: lämpökonsentraation tunnistaminen ja korjaaminen

Piirilevyn lämpöpistekartta on visuaalinen lämmönjakauman analyysi – joka on luotu joko simuloinnilla ennen valmistusta tai infrapunakameramittauksella (IR) jännitteellä olevalla levyllä – joka osoittaa, mitkä piirilevyn alueet ylittävät turvalliset käyttölämpötilat. Hotspotit aiheuttavat komponenttien nopeutettua ikääntymistä, juotosliitosten väsymistä ja suoraa lämpöpysähdystä virranhallintapiirissä, MOSFET:issä ja lineaarisissa säätimissä.

Simulaatioon perustuva lämpöanalyysi

Moderni piirilevysuunnitteluohjelmisto lämpösimulaatiolla (Ansys Icepak, Cadence Celsius, Altiumin integroitu lämpöratkaisija) luo hotspot-karttoja soveltamalla tehohäviöarvoja jokaiseen komponenttiin ja ratkaisemalla lämmönjohtavuusyhtälön kautta linjan. Vaadittuihin tuloihin kuuluvat komponentti theta-JB (liitos-levyn lämpövastus), kuparin kaatopeitto, tiheys ja ympäristön lämpötila sekä ilmavirtausolosuhteet. Levyt, joiden tehotiheys on yli 5 W/cm², vaativat lähes aina simuloinnin ennen ensimmäistä rakentamista – lämpöongelmien uudelleenkäsittely valmistuksen jälkeen on kallista ja joskus mahdotonta ilman levyn uudelleenpyöritystä.

IR-kameramittaukset live-tauluilla

Rakennetuissa levyissä FLIR tai vastaava keskiaalto-IR-kamera, jonka resoluutio on 320 × 240 tai parempi, voi ratkaista hotspotit yksittäisiin QFN-tyynyihin, kun sitä käytetään oikealla työskentelyetäisyydellä. Käytä korttia täydellä nimelliskuormalla vähintään 10 minuuttia ennen lämpökuvien ottamista – pintalämpötilat kestävät useita minuutteja saavuttaakseen vakaan tilan, ja varhaiset lukemat aliarvioivat risteyksen huippulämpötilat. Mikä tahansa pintalämpötila yli 85°C normaaleissa ympäristöolosuhteissa vaatii tutkinnan; monet kuluttajalaatuiset komponentit on mitoitettu 85 °C kotelon lämpötilaan, mikä tarkoittaa, että sisäinen liitoslämpötila on jo lähellä rajaa tai sen yläpuolella.

Asetteluratkaisut lämpöpisteille

Kun hotspotit on tunnistettu, asettelutason korjaukset ovat tehokkain ratkaisu:

• Lämpökanavat — Teho-IC:iden esillä olevan tyynyn alla olevat täytettyjen läpivientien ryhmät johtavat lämpöä sisäisiin kuparitasoihin. Normaali 3 × 3 -läpivientiryhmä QFN:n lämpötyynyn alla vähentää theta-JB:tä 20–40 % verrattuna ilman läpivientejä.
• Kupari kaataa laajennus — Kuparin kaatoalueen lisääminen kuuman komponentin ympärillä 2x alentaa pintalämpötilaa tyypillisesti 5–15°C riippuen levyn kuparipeitosta ja ilmavirrasta.
• Komponenttien levitys — Lämpöä tuottavien osien siirtäminen erilleen estää lämpökytkennän; kaksi hajottavaa laitetta 3 mm:n säteellä toimivat termisesti ja nostavat toistensa vakaan tilan lämpötilaa.
• Jäähdytyselementin kiinnitysalueet — Yli 2 W:n jatkuvan häviön komponenteille määritä levyalue, joka on vapaa juotosmaskista ja pakkauksen viereisistä komponenteista, jotta voidaan kiinnittää tai liimata jäähdytyselementtejä.

PCB:n vianmääritys: Systemaattinen virheenkorjaustapa

Piirilevyn vianmäärityksen tunteminen erottaa insinöörit, jotka sulkevat virheenkorjaussilmukat tunneissa, niistä, jotka viettävät päiviä vaihtaen komponentteja satunnaisesti. Avain on strukturoidun eristysmenetelmän noudattaminen arvaamisen sijaan – useimmat piirilevyn viat on paikallistettu yhteen toimintalohkoon, ja systemaattinen mittaus kaventaa vikaaluetta nopeasti.

Vaihe 1: Silmämääräinen tarkastus ennen virran kytkemistä

Ennen kuin kytket virran uuteen tai epäilyttävään piirilevyyn, tarkista silmämääräisesti ja yleismittarilla. Tarkista juotossiltojen varalta hienojakoisista IC:istä (10-kertainen luuppi tai digitaalinen mikroskooppi 40-kertaisella nopeudella paljastaa sillat, jotka eivät näy paljaalla silmällä), tarkista napaisuusherkät komponentit (elektrolyyttiset suojukset, diodit, IC-piirit, joissa on epäsymmetriset nastat) ja mittaa vastus teho- ja maakiskojen välillä. Alle 10 Ω:n vastus pääsyöttökiskossa ennen käynnistystä osoittaa oikosulun — Jännitteen kytkeminen oikosulkulevyyn voi polttaa jälkiä ja tuhota komponentteja.

Vaihe 2: Power Rail -vahvistus

Tuo tehokiskot järjestyksessä aloittaen päätulosta ja työskennellen jokaisen säätimen lähdön kautta. Tarkista jännite säätimen lähtönastasta ja sitten IC-virtanastasta – jännitehäviö näiden kahden pisteen välillä tarkoittaa jälkivastusta tai huonosti pinnoitettua läpivientiä. Tarkista jokaisen kiskon aaltoilu oskilloskoopilla (AC-kytkentä, 20 MHz kaistanleveysraja); aaltoilu ylittää 50 mV huipusta huippuun digitaalisessa syöttölaitteessa voi aiheuttaa logiikkavirheitä, jotka jäljittelevät laiteohjelmistovirheitä.

Vaihe 3: Toiminnallisen lohkon eristäminen

Jaa kortti toiminnallisiin lohkoihin – teho, MCU, tietoliikenne, oheislaitteet – ja testaa jokainen erillään mahdollisuuksien mukaan. Jos MCU ei käynnisty, varmista ensin, että kristallioskillaattori on käynnissä (mitata XTAL-nastasta skoopin avulla; tasainen signaali tarkoittaa, ettei värähtelyä), tarkista sitten, että nollausnasta vapautuu oikein, ja tarkista sitten SWD/JTAG-virheenkorjausliitäntä. Väylässä oleva logiikka-analysaattori auttaa erottamaan laiteohjelmistoongelmia laitteistovioista – jos kelvollisia SPI-kello- ja MOSI-signaaleja on, mutta MISO on hiljaa, vika on MCU:n jälkeen.

Vaihe 4: Yleiset PCB-vika-allekirjoitukset

• Jaksottaiset nollaukset kuormituksen alaisena — Virtalähteen alijännite virtatransienttien aikana; Tarkista bulkkikapasitanssi MCU:n virtanastan läheltä ja varmista, että virtakisko ei putoa IC:n vähimmäiskäyttöjännitteen alapuolelle GPIO-kytkentätapahtumien aikana.
• Liiallinen virranotto ilman lähtöä — CMOS-piirin lukitus (johtuu ESD- tai tehosekvenssivirheistä) tai oikosuljettu ohituskondensaattori; eristää poistamalla IC:t syöttökiskosta yksitellen.
• Tietoliikennevirheet nopeissa liitännöissä — Impedanssin yhteensopimattomuus, pätkäheijastukset tai puuttuva pääte; tarkista TDR:llä (time domain reflectometer) tai päättele silmädiagrammin mittauksista oskilloskoopilla.
• Toiminnallinen vika vain lämpötilassa — Määritellyn lämpötila-alueen ulkopuolella oleva komponentti tai lämpölaajenemisen vaikutuksesta avautuva läpivientihalkeama; aseta levy lämpökammioon ja tarkkaile vikakynnystä.
• ADC-lukemat siirtyneet tai kohinaa — Maatason jaettu tai digitaalinen kytkentäkohinakytkentä analogiseen referenssiin; varmista, että AGND ja DGND on kytketty yhteen tähtipisteeseen ja analoginen osa on eristetty kytkentäsäätimistä.